如月
如月
田舎に引っ込んで土地は余っているから、広くて天井高けりゃ良かろうと、オーディオ部屋を建てたのは数年前。36畳で高さは平均5mぐらいなので、容積は300立米ほど。 六年近くかけて、DACその他の電…

日記

最新の日記
カレンダー
          1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
31            

最新のレス

日記
製品レビュー/コメント

製品レビュー/コメントへのレスはありません

お気に入り製品

お気に入り製品はありません

最新の日記

SRC(スキャンレートコンバーター)の精度を上げる。

 SRC(スキャン・レート・コンバーター)を、24bit精度でも耐えられるように作り直した。一番最初は、たしかDSDの88.2kを96kに上げるために作ったはず。標準の状態だと、PCに88.2kは送れないのでそのために変換したんだと思う。元が元なので、そんなに精度は高くなかった。このぐらいの感じ。

 本来の24bit精度であれば、八本ぐらい出ている余計なスペクトルは出ない。大本の6.3kHzのスペクトルが一本出るだけ。 これでもノイズ電力としては-110dBFSの少し下なので、SNとしては110dBぐらいあって、16bit精度であれば何の問題もない。現実の使用環境で、100dBを超えるSNはまず有り得ないから、実用上これで十分。

 それでももっと精度を出す気になったのは、この余計な八本のスペクトルの来歴を確かめるため。これは結構長い旅をしてここまで来ている。その長い旅は多くの場合無視できるけれど、ADCを使っているような環境(例えばデジタルチャンデバの使用)では、知らず知らず足をすくわれている可能性が高い。

 88.2kを96kに上げる場合、アルゴリズムは一つしかないと思う。
88.2*160=14112kHzにアップサンプリングしてから、14112kHz/147=96なので147に一回の割で間引く。或いは、元の88.2Kサンプリングを理想的なDACでアナログに戻し、それを理想的なADCを使って、96KHzで再サンプリングする。

 理想的なDACやADCは存在しないし、既にデジタル化されたデータであるから、そのままデジタル処理し、アナログで再サンプルしたのと同じ結果を出そうというのがSRC。これはデジタル的な計算なので、精度さえ良ければSRCでの劣化はない。単純に、変換後のスペクトルに余計なものが含まれていなければ良し、という話。

 ちょうどFPGAマガジンの11にも、同じSRCの記事があった。これは主に、Cで書いたSRCのプログラムを、高位合成でHDLに変換し、最終的にはFPGAのハードウエアに落とし込むという記事。つまり、Cでプログラムを書くと、ハードウエア化が出来ますよ、という今は主流になりつつある方法論。

 純粋オーディオではないので、16bit精度で計算していた。プログラム自体は、32bit精度でも特に問題はない。アップサンプリングや、間引きの過程で必要になるデジタルフィルターの係数が問題。この係数の計算は、ネットで探すとそれなりにはフリーソフトがある。あまり詳しく探していないけれど、それなり以上の物はないと思う。

 アップサンプリングや間引きの過程では、余計なスペクトルを綺麗に取っておかないと、余計なスペクトルがノイズとして残ってしまう。係数を32bitにするのは難しくないけれど、思っているような肩特性と遮断帯域での減衰量をそこそこ制御できるような計算ソフトは中々ない。たぶん、無料ではないと思う。

 ない場合、買うか作るか。オーディオは、ないので作る。デジタルフィルターも作るしかない。値段の問題でなく、必要なものは自分で作る方が確実、木工職人が、必要な刃物や治具を自作するようなもの。治具は金で買えない。それが必要な特殊用途に一番詳しいのは本人なんだから、自作が一番という当たり前の話。幸せが金で買えないというのは、さて、それに近いのか遠いのか。幸せの形が皆違うというのであれば、そう。

 デジタルフィルター設計に重要なのは、肩特性と遮断帯域での減衰量。チャンネルデバイダー必須のオーディオ用であれば特に。欲しい周波数特性を書いたなら、そのために必要な係数を計算してくれるのが良い。フリーソフトはそうなっていない。カットオフ周波数は決められるけれど、肩特性は急峻にする事しか考えていない。

 デジタルフィルターの係数と周波数特性との間には、密接な関係がある。当たり前ではあるけれど、幸運な事にこれはほぼ一対一で対応する。デジタルフィルターの係数というのは、実は時間軸での電圧波形と同じ。それは昔の偉い人が苦労して考えた理論なので、後世の人は結果を使わせて貰う。

 電圧波形をフーリエ変換すると周波数特性になる。周波数特性をフーリエ逆変換すると電圧波形になる。なので、必要な周波数特性を書いたなら、それをフーリエ逆変換して電圧波形にすると、デジタルフィルターの係数が出てくる。これは直線位相のFIRになる。音声用としては、位相が変化しない特性は好ましいので、これで問題ない。

 ネットで調べるとあれこれと数式が出て来るけれど、何が目的なのかサッパリ分からん。必要なのは、肩特性と遮断帯域での減衰量を含んだ周波数特性を実現するための、デジタルフィルターの係数。それは難しい事言う必要など全然なくて、目的の周波数特性をフーリエ逆変換すれば良い。これは、そのままでは4096次までに制約されるけれど、エクセルで簡単に実現できる。こんなの。

 Bの縦列に、サンプリング周波数とデジタルフィルターの次数で決まる周波数が並んでいるから(この場合は96kサンプルで1024次) 、C列に周波数特性を入れる。この例はバンドパスフィルターで、2.2kから3kが通過帯域。低い方は、40db/octで高い方は60db/octで落ちるような設定。

 実際に出てきた係数を元にした周波数特性でも、そこそこ合っている。1024次でもこのぐらいにはなる。遮断帯域での減衰量は、これまた昔の偉い人が考えてくれた結果を使う。ベッセル関数というので重み付をするらしい。それはαで決まる。α=6とα=6.6の二つを表示してる。

 赤のα=6.6にすると、-160dBぐらい落ちるので、十分な数字。青のα=6だと、24bit精度のSRC用には少し厳しい感じ。この辺りは少しばかり試行錯誤が必要。周波数特性も、低い方では密度が疎になるので少し難しくなる。状況次第で、次数を増やしたりサンプリング周波数を変えたりもする。

 係数が決まれば後は計算。ソフト的な計算しかしないのであれば、160倍に上げてから147で間引くのが良いと思う。処理が一度だけなので誤差が出る可能性が低い。次数は上がるけれども、ソフト的には問題がない。処理時間次第で、二つぐらいに分けた方が良い可能性はある。

 FPGAのハード的な計算ならば、一度で上げるのは無理。二回に分ける。八倍のオーバーサンプリングは良く使う回路で、既に実績があるのでまず八倍。その後に20/147。普段使う八倍オーバーサンプリングは、α=6の赤ぐらいの特性。SRC用でも問題はないけれど、青のα=7の係数にする。

 20倍オーバーサンプリングは些か問題。昔のDSD用は赤の特性。1MHzを超えた所でも、-120dBぐらいしか落ちない。ここをもっと落とさないと、余計なスペクトルが残る。青の特性ならば問題なし。この特性は、500kHを超えた辺りぐらいでないと遮断性能が悪いが、その前の八倍オーバーサンプリングとの合わせ技になるので問題はない。

 八倍オーバーサンプリングの高調波は、(88.2x8)±6.3、2x(88.2x8)±6.3、3x(88.2x8)±6.3、4x(88.2x8)±6.3、・・・・・の所にしか出ない。つまり、20倍オーバーサンプリングが500kHを超えた辺りから上を担当するので、一番下の705.6±6.3でも十分にレベルが落ちる。実際の所、DSD用の余計な八本のスペクトルは、昔のフィルターでは500kHを超えた辺りの遮断性能に問題があったので、出ていた。

 計算してみると、昔の余計な八本のスペクトルは、ここから来ている。
(3x(88.2x8)+6.3)-96x22 =11.1kHz   2.1MHzあたり
-(3x(88.2x8)-6.3)+96x22 =1.5kHz    2.1MHzあたり
(6x(88.2x8)+6.3)-96x44 =15.9kHz   4.2MHzあたり
(6x(88.2x8)-6.3)-96x44 =3.3kHz    4.2MHzあたり
-(8x(88.2x8)+6.3)+96x59 =12.9kHz   5.6MHzあたり
(9x(88.2x8)+6.3)-96x66 =20.7kHz   6.4MHzあたり
(9x(88.2x8)-6.3)-96x66 =8.1kHz    6.4MHzあたり
(15x(88.2x8)-6.3)-96x110=17.7kHz   10.6MHzあたり

 500kHを超えた辺りから、更に40dB近く落とすようにしたので、これらは全て消えてこうなった。24bit精度として問題のない特性。こんな高い周波数であっても、サンプリングする過程では、低い可聴周波数に落ちてくる。通常のアナログ信号のサンプリングも同じ。帯域制限はするにしても、こんなRFの周波数は何処からでも入ってくる。ないという環境はとても稀。

 出てしまうのは間違いないとして、どのぐらいのレベルであるかが分かれ目。デジタル処理であれば完全に落とせる。デジタルのチャンネルデバイダーは、大抵の場合アナログで入力する。96kHzぐらいのサンプリングだと、96kHz毎に周波数変換するのでとても不利。サンプリング周波数が高い程、適切なデジタル処理でこの手のノイズの影響を受けなくなる。

 32bitのDACというのは全くもって意味不明ながら、ADCの場合、色の白いは七難隠すで、レートの高いは七難隠す。そうは言っても、DACはアナログの出力をしてしまうので、やはりRFの影響は受ける。ラズベリーpiのブルートゥース付きは、アナログの電線がそのコネクターの近くにあると、かなりのノイズが聞こえるとか。

 今の電子機器は、素の性能ならば特に問題はない。全部つないだ時にどうなっているかが問題。それはユーザーしか分からないし、メーカーは分かっていても言わない。結果として、何をしても音が変わる状況になって、それは商売として好ましい。

 ともあれ、デジタルフィルターの係数を少し変えて、24bit精度でも問題のないSRCが完成。係数自体は32bitになった。FPGAの掛算器は24x18bit。今でも24bitx24bitには、二個必要。24bitx32bitでも同じく二個。係数用のROMの容量が少し増えるだけ。以前の状態でも実用的には問題なし。ほんの少しの回路変更で余計なスペクトルが消えるので、やって損はなし。ADCは思わぬ所からノイズを拾うのだと分かった。

 SRCの効能は、デジタルのチャンネルデバイダーが簡単になる事。大抵の場合、44.1kと96kのサンプリング周波数は必要になる。自動的に、チャンネルデバイダーの係数も二セット必要。計算自体はエクセルがするし、ROMの容量もタカはしれている。とは言っても、何か変更した時には両方の確認が必要。48kなんかがあると、もう大変。

 ならばSRCで、再生時には全てを96kに統一した方が間違いは減る。SRCの意味合いは、デジタルフィルターの個数を減らせること。クリスタルも一種類で済む。細かい話ながら、これは結構ボディブローのように効いてくる。こういうデジタル処理は嫌われる傾向にある。人は見た目が全てで、音も然りみたい。

 今のDACは、ほとんどがΣΔなので、デジタル処理の音しか聞いていない。大抵は6bitで、DSDなら1bit。それをデジタル処理で、実質20bitぐらいの分解能にしている。理論的にはこれで良かろうという事で聴いてみたら、確かに宜しいので、6bit程度が主流。物理現象は、数字として一致していればその来歴は関係ない。6bitや24bitは、仮の姿。

 元の44.1kが96kに変わっても、数字として同じであれば同じもの。アナログのアンプも、入力と出力は、種と実以上に血は薄い。出力とは、入力の電圧をなぞって電源の電圧を変化させ、同じ電圧を作っているだけ。同じ時間軸で電圧が変化しているならば、両者は同じものである、という話。物理現象とは、そういう割り切りで成り立っている。ΣΔのDACを使いつつ、デジタルのボリュームが嫌というのは、弓矢は良いが鉄砲は卑怯だ、という感じなのかなあ。

最新のレビュー/コメント

レビューはありません

マイルーム

うちの部屋
うちの部屋
持ち家(戸建) / 専用室 / オーディオルーム / 16畳~

 小屋裏はそのまま。高さ方向は五角形になる。  一階と二階にスピーカーを置く。聞くのは二階。二階の方が遙かに良い響きになるので。なので一階はウーハーのみになった。ベイマの45cmPA用。  ホーンは吊るす。吊るすしか置きようがないし。ウッドホーンは、木工旋盤で削る。開口径は旋盤の制限で31cmぐらい。カットオフは400Hzぐらいのはず。短くて指向性の広いのと、長くて指向性の狭いのとを…

所有製品

所有製品は登録されていません