きょぼ太郎
きょぼ太郎
往年の機器に自作HTPCと自作のUSB-DACとを組合せ、音楽、映画を楽しんでます。 スピーカー:Infinity Kappa 6.2i CDプレーヤ:SONY CDP-XA7ES

マイルーム

マイルームは公開されていません

レビュー/コメント

レビュー/コメントはありません

カレンダー

            1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31          

最新のレス

日記
製品レビュー/コメント

製品レビュー/コメントへのレスはありません

お気に入り製品

お気に入り製品はありません

お気に入りユーザー

お気に入りユーザーはありません

お気にいられユーザー

日記

USBオーディオ(6) LRCK(WordClock)からPLL-VCXOで低Jitter-MCLK生成実験

このエントリーをはてなブックマークに追加
2018年12月27日

USB-DDC I2S出力のMCLKのPeriod-Jitter改善を模索、迷走してます。PLLとVCXOとでLRCKからMCLKを生成したらPeriod-Jitterは改善されるのでは?と実験してみました。
(年末で仕事がガタガタしている時期にもかかわらず、自分はアホでは無いかと我ながら思います・・・(笑)



ジャンク箱を漁ったところ、以前のWordsync実験基板(24.576MHz PLL-VCXO)の残骸が残っていたので、今回の自作DACに強引にbuilt-in してみました。
以前、機器のWordsync入力改造にハマっていた時期があり、その時の遺物です。(その当時は音質改善とかでは無く、単純な同期目的)
ハードウエア的には東芝のオーディオ用PLL-IC(既にディスコン・型名失念)と24.576MHzの水晶発振子、バリキャップダイオードで適当に組んだものです。
その昔、PLLは1/NのNは整数しかありませんでしたが、今では分数の分周もあるそうで、整数の場合、インテジャーN型PLLと呼ぶそうです。(Nが分数の場合、フラクショナルN型PLL この概念を考案した人物は間違いなく天才!)

当実験では、PLLのプログラマブルディバイダの分周比をジャンパの手動切替(笑)でfs=48KHzと96KHzのソースが再生可能です。 
PLLのUN-Lock/Lock状態を一応LEDで判別できるから助かります・・・

ジャンパでの手動切替(笑)
fs=48KHz  MCLK 24.576MHz  分周比を1/512に設定
fs=96KHz  MCLK 24.576MHz  分周比を1/256に設定

ここまでの実験で、PLLのLockが無事確認でき、foobar2000とJPLAYの組合せにてプチノイズも一切無しで音は出ました。(fs=192KHz は分周比を1/128に設定が必要の為、未実施です。)



お約束のMCLK波形(average128設定時)   DUTYは何か変です!? 1:10プローブ PLL LOCK時 VCC 5V


CM6631A NJM改 I2S出力LRCKより自作PLLとVCXOにてMCLK生成(Lock状態) 縦軸:電圧/横軸:ピコ秒  VCC5V 1:10プローブ Period Mini 40.67ns. Average.40.75ns. Max.40.79ns. 
DUTYは変ですが、CM6631A I2S MCLKの出力波形よりはPeriod-Jitterは明らかに少ない様です(波形見る限り)・・・ またFreerun状態よりLock状態の方が若干Jitterは悪くなる様です。 
Loopフィルターの定数をもう少し詰めた方がいいかも知れません。。


<まとめ>
距離感とか奥行きの音が明らかに変わりました。低音の量感と質も変わった気がします。すべて気のせい?かも知れませんが・・・

後、できればfs=44.1KHz系のVCXOも載せたいところです。今のところfs=48KHz、96KHz系ソースしか再生できず・・・
fsで自動切替をさせようと思うと、プログラマブルディバイダの分周比(1/128、1/256、1/512)と2系統のVCXOの切替をする必要あり・・・ 組込マイコンのスキルが要る様でボチボチやっていきます・・・

次回の日記→

←前回の日記

レス一覧

  1. きょぼ太郎さん、こんにちは。

    私が購入したI2Sリクロック基板では、BCKからMCLKを作っていますが、LRCKからとの差はあるのでしょうか?
    水晶の交換も将来的にはしてみたいのですが、仕組みが理解できていないのでまだまだ先の話ですね。
    何MHzを使ったら良いのか、2種類の水晶を使う場合と1種類でいい場合との違いも全然分かりません。
    この辺りのことを初心者向けに解説していただけないでしょうか?

    byCENYA at2018-12-28 15:44

  2. CENYAさん、毎度どうもです。
    さっくりした説明で申し訳ありませんが、私が今回試しているのは古典的なPLL、例えば ”1/512”といった分母を整数しか使用できません。また欲しい周波数を電圧制御水晶発振器(VCXO)で直接発振させてますが、可変幅が狭い為、44.1K系と48K系と各々1つづつ必要です。例 24.576MHzを512で割り48Kを作る。(これを分周と言います)それと注入するfs48Kと位相比較器で比較し、進んだらVCXOの電圧を下げ周波数を落とし、遅れたら電圧を上げ周波数を上げます。この繰り返しによりfsに対しきっちり512倍の周波数を追従、作り出しさせます。(44.1kの場合、22.5792MHzを512で割り44.1k 切替使用)

    一方フラクショナルN型PLLは”みかけ上”分母に端数・分数が使えます。(みかけ上というのが曲者で、整数の分周比を時分割で切替ている様です)
    また欲しい周波数を直接、VCXOで作ることは少なく、Silicon LaboのSi5317の場合、DSPLLという独自の2重のPLL構成で、内蔵のDCOで欲しい周波数を直接合成させ、外付け水晶はそれを合成させる基となるリファレンス周波数として使っている様です。

    世代が全く異なる為、構成も全く異なります。オーディオはリハビリ中の身、まずは枯れた技術から試してます。ジッタークリーナーもメーカにより微妙に性能が違うようです。

    LRCKからMCLKを作るとWordsync入力やSPDIFのリカバリクロックにも応用が効きますが、古典的なPLL+VCXO方式だと明らかにBCKからMCLKを作った方が性能的には有利なのは確かですよ。

    byきょぼ太郎 at2018-12-29 03:18

  3. 分かり易い説明文ですごく理解が進みました、ありがとううございます。
    I2Sリクロック基板では後者の方法なのですね。

    byCENYA at2018-12-29 10:16

レスを書く

レスを書くにはログインする必要があります
ログインする